




MONTH/DAY/YEAR

September 29, 2000

GAU:

EXAMINER:





IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yoshiharu UETANI

SERIAL NO: NEW APPLICATION

·HEREWITH

FILED: FOR:

COMPRESSION-ENCODED DATA DECODING APPARATUS

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

COUNTRY

Japan

- ☐ Full benefit of the filing date of U.S. Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §120.
- ☐ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

APPLICATION NUMBER

2000-300433

will be submitted prior to payment of the Final Fee

Certific	ed copies of the corresponding Convention Application(s)
	are submitted herewith
	will be submitted prior to payment of the Final Fee
	were filed in prior application Serial No. filed
0	were submitted to the International Bureau in PCT Application Number. Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
	(A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
	(B) Application Serial No.(s)
	are submitted herewith

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

C. Irvin McClelland Registration Number 21,124



Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)



日 **OFFICE**

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 9月29日


出

Application Number:

特願2000-300433

出 Applicant(s):

株式会社東芝



CERTIFIED COPY OF PRIORITY DOCUMENT



2001年 5月11日

特 許 庁 長 官 Commissioner, Japan Patent Office





特2000-300433

【書類名】 特許願

【整理番号】 A000003283

【提出日】 平成12年 9月29日

【あて先】 特許庁長官 殿

【国際特許分類】 H04N 7/30

【発明の名称】 圧縮画像データ復号装置

【請求項の数】 6

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研

究開発センター内

【氏名】 上谷 義治

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

』 【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】

011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要 【書類名】

明細書

【発明の名称】

圧縮画像データ復号装置

【特許請求の範囲】

【請求項1】

画像信号または該画像信号と予測信号との誤差である予測誤差信号を複数の画素からなるブロック毎に離散コサイン変換して得られた非零係数及び零係数からなるDCT係数を量子化し、所定のスキャンパターンに従ってスキャン変換した後に、零係数の連続長を示す零ランレングスとこれに続く非零係数の組を可変長符号化して得られた可変長符号を含む圧縮画像データを復号する圧縮画像データ復号装置において、

前記可変長符号を復号して量子化された前記零ランレングス及び非零係数を出力する可変長復号部と、

前記可変長復号部から出力される量子化された零ランレングス及び非零係数を 逆量子化する逆量子化部と、

前記逆量子化部からの逆量子化結果を受けて前記零ランレングスに応じた数の零係数を生成すると共に、各ブロック毎に該逆量子化結果に含まれる非零係数及び該生成した零係数を前記スキャンパターンに従った順序で出力する零ラン再生出力部と、

前記可変長復号部と前記零ラン再生出力部との間に設けられ、複数のブロックに含まれる非零係数を記憶可能なFIFOメモリ部と、

前記零ラン再生出力部から出力される非零係数及び零係数を逆離散コサイン変換する逆離散コサイン変換部と、

前記逆離散コサイン変換部からの変換結果に対して動き補償を施して復号画像 信号を生成する動き補償部と

を備えたことを特徴とする圧縮画像データ復号装置。

【請求項2】

画像信号または該画像信号と予測信号との誤差である予測誤差信号を複数の画素からなるブロック毎に離散コサイン変換して得られた非零係数及び零係数からなるDCT係数を量子化し、所定のスキャンパターンに従ってスキャン変換した

特2000-300433

後に、零係数の連続長を示す零ランレングスとこれに続く非零係数の組を可変長符号化して得られた可変長符号を含む圧縮画像データを復号する圧縮画像データ 復号装置において、

前記可変長符号を復号して量子化された前記零ランレングス及び非零係数を出力する可変長復号部、前記可変長復号部から出力される量子化された零ランレングス及び非零係数を逆量子化する逆量子化部、前記逆量子化部からの逆量子化結果を受けて前記零ランレングスに応じた数の零係数を生成すると共に、各ブロック毎に該逆量子化結果に含まれる非零係数及び該生成した零係数を前記スキャンパターンに従った順序で出力する零ラン再生出力部、前記可変長復号部と前記零ラン再生出力部との間に設けられ、複数のブロックに含まれる非零係数を記憶可能なFIFOメモリ部、前記零ラン再生出力部から出力される非零係数及び零係数を逆離散コサイン変換する逆離散コサイン変換部、及び前記逆離散コサイン変換部からの変換結果に対して動き補償を施して復号画像信号を生成する動き補償部からそれぞれ構成される第1、第2の伸張処理部と、

前記第1の伸張処理部内の前記零ラン再生出力部から出力される非零係数及び零係数と前記第2の伸張処理部内の前記零ラン再生出力部から出力される非零係数及び零係数を1ブロック毎に交互に逆離散コサイン変換する逆離散コサイン変換部と、

前記逆離散コサイン変換部からの変換結果に対して動き補償を施して復号画像 信号を生成する動き補償部と

を備えたことを特徴とする圧縮画像データ復号装置。

【請求項3】

前記可変長復号部は、所定の複数のブロックからなる1マクロブロック以上に わたって連続的に前記可変長符号を復号することを特徴とする請求項1または2 記載の圧縮画像データ復号装置。

【請求項4】

前記零ラン再生出力部は、複数の非零係数及び零係数を記憶可能な容量を持つ DCT係数記憶部を有し、前記逆量子化結果に含まれる非零係数及び生成した前 記零係数を該DCT係数記憶部に書き込み、前記スキャンパターンに従った順序 で書き込み時よりも高速で読み出して出力することを特徴とする請求項1または 2記載の圧縮画像データ復号装置。

【請求項5】

前記逆量子化部は、前記可変長復号部からの零ランレングスを累算することにより前記非零係数の位置を示すスキャンアドレス情報を再生して該スキャンアドレス情報と前記スキャンパターンを示すスキャンパターン情報により対応付けられた量子化幅データを前記可変長復号部からの非零係数に乗じることにより前記逆量子化結果を生成し、

前記FIFOメモリ部は、前記逆量子化部からの前記スキャンアドレス情報とスキャンパターン情報及び前記逆量子化結果を含むデータを記憶し、

前記零ラン再生出力部は、複数の非零係数及び零係数を記憶可能な容量を持つ DCT係数記憶部と、前記量子化結果が有効のとき1クロック毎にカウントアップするスキャンアドレスカウンタと、該スキャンアドレスカウンタの出力値と前記FIFOメモリ部から読み出されたスキャンアドレス情報の値が一致するまで前記零係数を生成する零係数生成部とを有し、前記逆量子化結果に含まれる非零係数及び前記零係数生成部で生成した前記零係数を該DCT係数記憶部に書き込み、前記スキャンパターン情報で示されるスキャンパターンに従った順序で書き込み時よりも高速で読み出して出力することを特徴とする請求項1または2記載の圧縮画像データ復号装置。

【請求項6】

前記逆量子化部は、前記可変長復号部からブロックの終了信号を受けたときに 当該ブロックの最終係数位置に非零係数が存在しない場合に該最終係数位置に零 係数を挿入して出力することを特徴とする請求項1または2記載の圧縮画像デー タ復号装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、離散コサイン変換(DCT)を用いたMPEG方式に代表されるような画像符号化方式により圧縮符号化された画像データを低遅延で高速に復号処

理する圧縮画像データ復号装置に関する。

[0002]

【従来の技術】

動画像符号化の国際標準規格であるMPEG (Moving Picture Experts Group)方式により圧縮符号化された画像データを比較的低遅延で復号する圧縮画像データ復号処理装置の例として、特開平9-135446に記載されたMPEG用ビデオデコーダがある。

[0003]

この従来の圧縮画像データ復号処理装置では、入力された圧縮画像データは構 文解読器、可変長復号器、逆量子化器、零ラン再生器、ブロックバッファ、逆離 散コサイン変換器、マクロブロックバッファ及び動き補償器を経て復号される。 ブロックバッファは零ラン再生器の再生結果を一時記憶し、それをブロック毎に 後段の逆離散コサイン変換器での処理に適した係数順序で出力するために用いら れ、マクロブロックバッファは動き補償器の処理を複数のブロック単位で行うた めに用いられる。可変長復号器の復号結果はパラメータデコーダにも入力され、 ブロックバッファで必要なパラメータが抽出される。

[0004]

しかし、この圧縮画像データ処理装置では、零ラン再生器での処理がブロック 単位であり、非零係数の少ないブロックでは1ブロック毎の復号処理が短時間で 終了する。このため零ラン再生器の前段の可変長復号器の処理がブロック毎に頻 繁に停止し、構文解読器やパラメータデコーダで次の処理が可能となるまでの待 機時間が長くなり、処理速度が低下するという問題点がある。

[0005]

従って、特に高精細ディジタルTV放送信号のような符号化レートの高い圧縮符号化データを復号しようとする場合は、ブロック単位の処理を短時間で終了させる必要から、この可変長復号器の処理効率の低下を補うために、圧縮画像データ復号処理装置の大部分の処理回路を高速化する必要があり、結果的に装置全体の回路規模が大きくなってしまい、消費電力も増大する。

[0006]

【発明が解決しようとする課題】

上述したように、従来の圧縮画像データ復号処理装置では、可変長復号器の処理効率の低下により全体として処理速度が遅くなる。従って、符号化レートの高い圧縮画像データを復号しようとする場合には、装置の大部分の処理回路を高速化する必要があるため、回路規模の増大と消費電力の増大を招くという問題点があった。

[0007]

本発明は、可変長復号処理の処理効率を効果的に高めることで、零ラン再生以降の処理の高速化を不要として、回路規模の縮小と低消費電力化を図りつつ符号 化レートの高い圧縮画像データの復号処理を可能とした圧縮画像データ復号装置 を提供することを目的とする。

[0008]

【課題を解決するための手段】

上記の課題を解決するため、本発明は画像信号または該画像信号と予測信号との誤差である予測誤差信号を複数の画素からなるブロック毎に離散コサイン変換して得られたDCT係数を量子化し、所定のスキャンパターンに従ってスキャン変換した後に、零ランレングスとこれに続く非零係数の組を可変長符号化して得られた可変長符号を含む圧縮画像データを復号するために、可変長符号を復号して量子化された零ランレングス及び非零係数を出力する可変長復号部と、この可変長復号部から出力される量子化された零ランレングス及び非零係数を逆量子化する逆量子化部と、逆量子化結果を受けて零ランレングスに応じた数の零係数を生成し、各ブロック毎に逆量子化結果に含まれる非零係数及び生成した零係数を生成し、各ブロック毎に逆量子化結果に含まれる非零係数及び生成した零係数をスキャンパターンに従った順序で出力する零ラン再生出力部と、零ラン再生出力部から出力されるDCT係数を逆離散コサイン変換する逆離散コサイン変換部と、この逆離散コサイン変換部からの変換結果に対して動き補償を施して復号再生された画像信号を生成する動き補償部とから構成される圧縮画像データ復号装置において、可変長復号部と零ラン再生出力部との間に、複数のブロックに含まれる非零係数を記憶可能なFIFOメモリ部を設けたことを特徴とする。

[0009]

また、このような基本構成を拡張して、上述した可変長復号部、逆量子化部、零ラン再生出力部及びFIFOメモリ部からそれぞれ構成される第1、第2の伸張部を設け、これら第1、第2の伸張部内の零ラン再生出力部からそれぞれ出力されるDCT係数を1ブロック毎に交互に一つの逆離散コサイン変換部で逆離散コサイン変換し、この逆離散コサイン変換結果に対して共通の動き補償部で動き補償を施すことにより、復号再生された画像信号を生成するようにしてもよい。

[0010]

このように本発明では、可変長復号部から零ラン再生出力部までの間に、複数のブロックに含まれる非零係数を記憶可能な容量を有するFIFOメモリ部を設けたことによって、FIFOメモリより前段の可変長復号部において複数のブロック、例えば所定の複数のブロックからなる1マクロブロック以上にわたって連続的に連続的に処理を行うことができ、零ラン再生処理中にも零ラン再生に関係ないヘッダ情報等のマクロブロックパラメータの復号が可能となるため、装置全体の処理効率が向上し、小規模かつ消費電力の少ない構成で高速の圧縮画像データ復号処理を実現することができる。

[0011]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を説明する。

(第1の実施形態)

図1は、本発明の第1の実施形態に係る圧縮画像データ復号装置の構成を示している。入力端子101には、図示しない画像データ符号化装置によって画像データを例えばMPEG2方式により圧縮符号化して得られた圧縮画像データ(符号化ビットストリーム)が伝送系または蓄積媒体を介して入力される。この圧縮画像データは、符号化方式がMPEG2方式の場合を例にとると、次のようにして生成される。

[0012]

まず、符号化すべき動画像の画像信号を複数の画素(例えば8画素×8画素) で構成されるブロックに分割した後、各ブロック毎に画像信号または画像信号と 予測信号との誤差である予測誤差信号を離散コサイン変換(DCT)する。次に 、DCTによって得られた係数(DCT係数)を所定の量子化幅で量子化し、さらにDCT係数のうち値が零である零係数ができるだけ連続するように所定のスキャンパターンに従ってスキャン変換した後に、零ランレングスを用いた可変長符号化(VLC)を行うことにより、圧縮画像データである符号化ビットストリームが得られる。

[0013]

この圧縮画像データは、まず可変長復号(VLD)部102に入力され、量子化されたDCT係数に関する可変長符号と各種のパラメータに関する可変長符号が復号される。量子化されたDCT係数に関する可変長符号は、量子化されかつスキャン変換された零係数(値が零のDCT係数)の連続長を示す零ランレングスと、これに続く非零係数(値が非零のDCT係数)の組を可変長符号化したものである。可変長復号部102は、可変長符号を復号する毎に復号結果を出力し、DCT係数に関する可変長符号の復号時には可変長符号を一つ復号する毎に、量子化された零ランレングスと非零係数を復号結果として出力する。

[0014]

可変長復号部102から出力される復号結果のうち、DCT係数に関する可変 長符号の復号結果である量子化された零ランレングス及び非零係数は、逆量子化 (IQ) 部104によって逆量子化される。可変長復号部102は、逆量子化部 103が復号結果の受け取りを許可しないときは、その出力を1係数単位で停止 する。

[0015]

逆量子化部103では、可変長復号部102から零ランレングスを受け取る毎にその零ランレングスを累算すると共に"1"を加算して非零係数の係数位置を示すスキャンアドレス情報を生成し、そのスキャンアドレス情報と画像データ符号化装置におけるスキャン変換時のスキャンパターンを示すスキャンパターン情報に基づき、非零係数の係数位置毎に対応する量子化幅データを生成する。そして、この量子化幅データと可変長復号部102から零ランレングスに続いて受け取った非零係数との乗算により、逆量子化処理を行う。量子化幅データは、画像データ符号化装置においてDCT係数を量子化した際の量子化幅を示すデータで

ある。逆量子化部 1 0 3 内のスキャンアドレス生成回路については、後に詳しく 説明する。

[0016]

また、逆量子化部103では可変長復号部102からブロックの終了を示すブロック終了信号を受け取った時点で、ブロックの最終位置のDCT係数が存在しない場合は、ブロックの最終DCT係数として零係数を生成することで、いわゆるIDCTミスマッチコントロール処理を行う。そして、逆量子化部103は逆量子化結果であるIDCTミスマッチコントロール処理を行った後のDCT係数とそのDCT係数の位置を示すスキャンアドレス情報及びスキャンパターン情報の各データを次段のFIFO(first-in first-out; 先入れ先出し)メモリ部104に出力する。なお、逆量子化部103はFIFOメモリ部104がこれらのデータの受け取りを許可しない場合は、その出力を1係数単位で停止する。

[0017]

FIFOメモリ部104は、本発明に基づいて新たに設けられたものであり、画像データの1ブロック毎に可変長復号部102に対して停止要求が出されるのを緩和し、可変長復号部102が1マクロブロック(6ブロック)にわたり連続して可変長復号処理動作を可能にするために、128個程度のDCT係数データを記憶可能な容量を有し、逆量子化部103からの逆量子化結果(IDCTミスマッチコントロール処理後のDCT係数)とスキャンアドレス情報及びスキャンパターン情報の各データを記憶する。より具体的には、FIFOメモリ部104はDCT係数のうちの有効係数(非零係数及び最高周波数成分の係数)とスキャンアドレスのデータを逆量子化部103から受け取る毎に、これら有効係数とスキャンアドレス情報を組にしてスキャンパターン情報と共に記憶し、その空き容量が所定値(例えば、零)に達すると、逆量子化部103からの出力データの受け取りを拒否するように、図示しない制御部により制御される。

[0018]

また、FIFOメモリ部104においては1ブロック分の有効係数が書き込まれた後に、書き込まれた順序で有効係数の読み出しが開始され、記憶された有効係数が零になった時点、または後段の零ラン再生出力処理部105がデータの受

け取りを許可しないときに読み出しが停止される。

. [0019]

零ラン再生処理部105は、零ラン再生部106とブロックバッファ107で構成される。零ラン再生部106は、後に詳しく説明するように、1クロック毎に内部のスキャンアドレスカウンタを1つずつインクリメントさせ、FIFOメモリ部104から受け取ったスキャンアドレスと内部のスキャンアドレスカウンタの出力値が一致するまでFIFOメモリ部104から次のデータ入力を拒否し、その間は出力を零にすることで、零ランレングスに応じた個数の零係数を生成する。そして、生成した零係数とFIFOメモリ部104から受け取った有効係数をスキャンパターン情報及びスキャンアドレスカウンタの出力値と共に出力する。

[0020]

ブロックバッファ107はDCT係数記憶部であり、1ブロック分のDCT係数(非零係数)を記憶可能な係数メモリ(RAM)を有し、零ラン再生部106から受け取った1ブロックの全てのDCT係数を該係数メモリの所定のアドレスに書き込み、1ブロックの全てのDCT係数の約60%(58~62%)の書き込み終了後に、1ブロック毎に2個ずつDCT係数を係数メモリから読み出す。例えば、MPEG2方式に基づく圧縮画像データでは1ブロックに64個のDCT係数が含まれるので、係数メモリに39~42個程度の数のDCT係数の書き込みを行った後、2個ずつDCT係数を係数メモリから読み出すことになる。これによりMPEG2方式に基づく圧縮画像データの復号においては、[表1]に示す第1のスキャンパターン(ジグザグパターン)及び[表2]に示す第2のスキャンパターンのいずれにおいても、図3に示す順序で1ブロックの全てのDCT係数を2個ずつ連続して読み出すことが可能となる。

[0021]

. 【表 1 】

alternate_scan 0 (zig-zag-scan)

v \ u	0	1	2	3	4	5	6	7
0	0	1	5	6	14	15	27	28
1	2	4	7	13	16_	26	29	42
2	3	8	12	17	25	30	41	43
3	9	11	18	24	31	40	44	53
4	10	19	23	32	39	45	52	54
5	20	22	33	38	46	51	55	60
6	21	34	37	47	50	56	59	61
7	35	36	48	49	57	58	62	63

[0022]

【表2】

alternate_scan 1

v∕u	0	1	2	3	4	5	6	7			
0	0	4	6	20	22	36	38	52			
1	1	5	7	21	23	37	39	53			
2	2	8	19	24	34	40	50	54			
3	3	9	18	25	35	41	51	55			
4	10	17	26	30	42	46	56	60			
5	11	16	27	31	43	47	57	61			
6	12	15	28	32	44	48	58	62			
7	13	14	29	33	45	49	59	63			

[0023]

【表3】

2次元 DCT 係数の出力順序

出力	v \ u	0	1	2	3	4	5	6	7
IQDT[23:12]	0	2	6	10	14	18	22	26	30
IQDT[11: 0]	1	2	6	10	14	18	22	26	30
IQDT[23:12]	2	0	4	8	12	16	20	24	28
IQDT[11: 0]	3	0	4	8	12	16	20	24	28
IQDT[23:12]	4	3	7	11	15	19	23	27	31
IQDT[11: 0]	5	1	5	9	13	17	21	25	29
IQDT[23:12]	6	1	5	9	13	17	21	25	29
IQDT[11: 0]	7	3	7	11	15	19	23	27	31

[0024]

ここで、1ブロックの有効係数がスキャン順序の後半に集中してDCT係数の 読み出し開始が遅れる最悪ケースにおいて、可変長復号部102が1マクロブロック(6ブロック)連続して処理を行うのに必要なFIFOメモリ部104の記憶容量を調べると、[表4]に示すようにその必要な容量の最大値は1ブロック当たりの有効係数(非零係数+EOB)が32個の場合の128ワード(2ブロック分の容量)となる。

[0025]

【表4】

1 プロックあたり有効係数と VLD 処理部の 6 プロック連続処理に必要な FIFO 容量(word 数)

07年77年秋龙圣飞龙安飞110日里(110日女7								
有効係数	1	2	3	4	5	6	7	8
必要容量	6	12	18	24	30	36	42	48
有効係数	9	10	11	12	13	14	15	16
必要容量	54	60	64	64	65	70	75	80
有効係数	17	18	19	20	21	22	23	24
必要容量	85	90	95	100	105	106	105	104
有効係数	25	26	27	28	29	30	31	32
必要容量	103	104	108	112	116	120	124	128
有効係数	33	34	35	36	37	38	39	40
必要容量	126	124	122	120	118	116	117	120
有効係数	41	42	43	44	45	46	47	48
必要容量	123	126	127	124	121	118	115	112
有効係数	49	50	51	52	53	54	55	56
必要容量	109	106	103	104	106	104	100	96
有効係数	57	58	59	60	61	62	63	64
必要容量	92	88	84	80	76	72	68	64

[0026]

但し、実際には逆量子化部103にも複数のパイプラインレジスタが存在するので、FIFOメモリ部104のメモリ容量は128ワードより若干少なくともよい。また、[表5]に示すように1マクロブロックが8ブロックで構成される場合は、FIFOメモリ部104の容量を160ワード(2.5ブロック分の容量)程度にすることにより、可変長復号部102は1マクロブロック分の圧縮画像データを連続的に可変長復号処理することが可能となる。

[0027]



· 【表5】

1 プロックあたり 32 有効係数の場合で VLD 処理部の遵続処理プロック徴と FIFO 必要容量

フ [*] ロック 番号	1	2	3	Ą	5	6	7	8	9	10	11
入力 係数	32	32	32	32	32	32	32	32	32	32	32
出力係数	0	0	32	0	32	0	32	0	32	0	32
必要容量	32	64	64	96	96	128	128	160	160	192	192

[0028]

零ラン再生出力部105内のブロックバッファ107から出力されるDCT係数は、逆離散コサイン変換(IDCT)部108により逆離散コサイン変換された後、動き補償(MC)部109に入力される。動き補償部109は、パラメータ抽出部110から入力される動きベクトル及び予測モード情報といったパラメータを受け、フレームメモリ111に格納されている既に復号された画像信号を参照画像信号として動き補償を行い、予測信号を生成する。この予測信号はフレームメモリ111に書き込まれ、このフレームメモリ111から復号画像信号が出力端子112を介して出力される。

[0029]

なお、本実施形態ではFIFOメモリ部104を逆量子化部103の後段に配置したが、可変長復号部102と逆量子化部103との間に配置してもよい。要するに、FIFOメモリ部104の位置は可変長復号部102と零ラン再生出力処理部105との間であればよい。

[0030]

次に、図2を参照して図1の逆量子化部103内のスキャンアドレス生成回路 について説明する。

入力端子201にはDCT係数(DCTcoefin)、入力端子202には有効/無効情報(VLDVAL)、入力端子203には各ブロックの終了を示すブロック終了情報(E

OB)、入力端子204には零ランレングス(RUN)、入力端子205にはスキャンパターン情報(ALTSCAN)が可変長復号部102からそれぞれ入力される。有効/無効情報(VLDVAL)は、DCT係数(DCTcoefin)と零ランレングス(RUN)及びスキャンパターン情報(ALTSCAN)が有効か無効かを表す情報であり、この例では"1"のとき有効を示す。ブロック終了信号(EOB)は、"1"のときブロックの終了を示す1クロック幅の信号である。

[0031]

スキャンアドレス生成回路はANDゲート206, 207、ORゲート208, 209、加算器210、NANDゲート211、レジスタ212~215及び係数位置変換テーブル216から構成される。

[0032]

初期状態では、レジスタ212の全出力ビット(6ビット)が"1"となっている。レジスタ212は、有効/無効情報(VLDVAL)とブロック終了情報(EOB)との論理和が"1"のときにのみ、入力データを取り込む。すなわち、この場合は加算器210により零ランレングス(RUN)の有効な値に"1"を累算した値がORゲート209を介してレジスタ212に取り込まれ、出力端子223よりスキャンアドレス(scanadr)として出力される。

[0033]

ブロック終了情報(EOB)が入力されると、ANDゲート206はDCT係数(DCT Coefin)に関わらず出力を"0"にし、レジスタ213を介してDCT係数(DCT coefout)として出力端子221へ出力する。また、ブロック終了信号(EOB)が入力されると、ORゲート209は加算器210の全出力ビット(6ビット)を"1"に変換してレジスタ212に出力し、レジスタ212はORゲート209の出力をブロック終了信号(EOB)と共に取りこむ。これにより出力端子223からは、初期状態と同じく最終スキャンアドレスを示すスキャンアドレス情報(scana dr)が出力される。この場合、レジスタ212が取り込んだブロック終了情報(EOB)に対する出力データは(1ビット)は、初期状態を示すフラグとなる。

[0034]

係数位置変換テーブル216は、レジスタ212から出力されるスキャンアド

レス情報(scanadr)及びレジスタ215を介して入力されるスキャンパターン情報(ALTSCAN)に基づいて、係数位置に対応する量子化幅データ読み出し用アドレス情報(IQADR)を生成する。量子化幅データ読み出し用アドレス情報(IQADR)は、出力端子224を介して逆量子化部103内の図示しない量子化幅データメモリに供給され、量子化幅データの読み出しに用いられる。

[0035]

NANDゲート211は、レジスタ212から出力されるスキャンアドレス情報(scanadr)の全ビットが"1"で、かつブロック終了情報(EOB)が"1"のときのみ、"0"を出力する。ANDゲート207は、ORゲート208の出力とNANDゲート211の出力の論理積を出力する。ANDゲート207の出力は、レジスタ214を介して出力端子222より有効/無効情報(valid)として出力される。

[0036]

有効/無効情報(valid)は、出力端子221より出力されるDCT係数(DCTcoe fout)、出力端子223より出力されるスキャンアドレス情報(scanadr)、出力端子224より出力される量子化幅データ読み出し用アドレス情報(IQADR)及び出力端子225より出力されるスキャンパターン情報(altscan)が有効か無効かを示す情報である。すなわち、ブロック終了情報(EOB)が入力されたとき、初期状態を含んでスキャンアドレス情報(scanadr)の最終位置に非零係数が存在しない場合は、出力端子221へ出力するDCT係数(DCTcoefout)の値零が有効となり、スキャンアドレス情報(scanadr)の最終位置に非零係数が存在する場合は、出力端子221へ出力されるDCT係数(DCTcoefout)の値零が無効となる。

[0037]

逆量子化部103では、こうして図2のスキャンアドレス生成回路の出力端子221から出力されるDCT係数(DCTcoefout)(非零係数)に、出力端子224から出力される量子化幅データ読み出しアドレス情報(IQADR)に従って量子化幅データメモリから読み出された量子化幅データが乗じられることにより、逆量子化処理が行われる。

[0038]

次に、図3を参照して零ラン再生出力処理部105の具体的な構成例について 説明する。

入力端子301には有効/無効情報(validin)、入力端子302にはスキャンアドレス情報(scanadr)、入力端子303にはスキャンパターン情報(altscan)、入力端子304にはDCT係数(DCTcoefin)がそれぞれ図1の逆量子化部103からFIFOメモリ部104を介して入力される。有効/無効情報(validin)は、レジスタ305に保持される。このレジスタ305に保持された有効/無効情報(validin)が有効のとき、カウンタ制御部309はスキャンアドレスカウンタ310を1クロック毎にカウントアップさせる。

[0039]

スキャンアドレス情報(scanadr)はレジスタ306に保持され、このレジスタ306に保持されたスキャンアドレス情報(scanadr)の値とスキャンアドレスカウンタ310の出力値が不一致検出回路311で比較され、不一致のとき"1"、一致のとき"0"がそれぞれ出力される。不一致検出回路311の出力は、NANDゲート312に入力される。NANDゲート312は、レジスタ305に保持された有効/無効情報(validin)が有効の状態で、スキャンアドレス情報(scanadr)の値とスキャンアドレスカウンタ310の出力値が不一致かどうかを調べ、不一致のとき"0"、一致のとき"1"をそれぞれ出力する。NANDゲート312の出力は、ANDゲート313に入力される。

[0040]

ANDゲート313は、カウンタ制御部309によるデータ要求停止時、またはレジスタ305を介して入力される有効/無効情報(validin)が有効の状態で、スキャンアドレス情報(scanadr)の値とスキャンアドレスカウンタ310の出力値が不一致のとき、その出力すなわち出力端子321から図1のFIFOメモリ部104へ出力するデータ要求(datareqout)を"0"とする。これによりFIFOメモリ部104からのデータ入力を中断すると共に、入力端子304からレジスタ308を介して入力されたDCT係数(DCTcoefin)の値をANDゲート314の出力では零とする。

[0041]

アドレス変換テーブル315は、入力端子303からレジスタ307を介して入力されるスキャンパターン情報(altscan)とスキャンアドレスカウンタ310の出力値に基づいて、それぞれ半ブロック分の記憶容量を有するRAM(半ブロック係数メモリという)316,317のいずれか一方を選択する書き込みメモリ選択信号と書き込みアドレスを出力する。ここでは書き込みイネーブル信号については図示を省略しているが、有効/無効情報(validin)が有効であるときのみカウンタ制御部309から出力される書き込み制御信号とアドレス変換テーブル315から出力される書き込みメモリ選択信号に基づいて、書き込みイネーブル信号が生成される。この書き込みアドレスイネーブル信号に従って、入力端子304からレジスタ308を介してANDゲート314に入力されたDCT係数(DCTcoefin)が書き込みメモリ選択信号に従って選択された半ブロックメモリ316,317の書き込みアドレスは、アドレス変換テーブル315によって与えられる。

[0042]

半ブロックメモリ316,317はも図1のブロックバッファ107内の前述した係数メモリであり、それぞれの半ブロック分の記憶容量は、具体的にはそれぞれDCT係数32個分に相当する。カウンタ制御部309は、入力端子323を介して図1の逆離散コサイン変換部108からのデータ要求(datareqin)を受け取ると、読み出しカウンタ318を1クロック毎にカウントアップさせ、半ブロックメモリ316,317にそれぞれ書き込まれたDCT係数の読み出しを32クロックで完了させる。

[0043]

また、カウンタ制御部309は半ブロックメモリ316,317の合計の空き容量がDCT係数4個分以上であれば、DCT係数15個程度までの新しいブロックのDCT係数の書き込みを許可し、直前のブロックのDCT係数の読み出しが完了したときに書き込み制限を解除し、新しいブロックのDCT係数の読み出し開始は、そのブロックの40個のDCT係数の書き込み完了後に行う。

[0044]

このように本実施形態によると、可変長復号部102と零ラン再生出力処理部

105の間に複数のブロック(例えば1マクロブロックを構成する6ブロック= 128ワード)に含まれる非零係数を記憶可能なFIFOメモリ部104を設け ることによって、FIFOメモリ部104の前段の可変長復号部102及び逆量 子化部103において1マクロブロックあるいはそれ以上にわたって連続的に、 可変長符号の復号処理及び可変長復号結果の逆量子化処理を行うことができる。

[0045]

すなわち、従来のように非零係数の少ないブロックで1ブロック毎の復号処理 が短時間で終了した場合のように、可変長復号処理がブロック毎に頻繁に中断す ることがなく、圧縮画像データ復号装置全体の処理効率が向上する。従って、回 路規模の増大や消費電力の増大を伴うことなく高速化を達成できる。

[0046]

また、本実施形態では零ラン再生出力処理部105に複数のDCT係数、例えば1ブロックに含まれる64個のDCT係数(非零係数)を記憶可能な容量を持つブロックバッファ107(DCT係数記憶部)を設け、逆量子化部103からFIFO部104を介して零ラン再生出力処理部105に入力された逆量子化結果に含まれる非零係数及び零ラン再生処理部106で生成された零係数をブロックバッファ107に書き込み、スキャンパターンに応じた所定の順序で書き込み時より高速で例えば2係数ずつ読み出してレート変換を行うことにより、零ラン再生後のDCT係数を処理速度の速い逆離散コサイン変換部108に直接入力することができる。

[0047]

この場合、特に本実施形態ではブロックバッファ107に例えば1ブロックを構成する64個のDCT係数のうちの約60% (58~62%) の書き込み終了後に、書き込み速度の約2倍の速度で読み出すことによって、2種類のスキャンパターンのいずれのパターンでも1ブロックのDCT係数を連続して出力できるため、出力遅延が小さく、制御系の構成も簡単となる。

[0048]

また、本実施形態によれば、逆量子化部103では可変長復号部102からブロック終了情報(EOB)を受けたときにブロックの最終係数位置に非零係数が存在

しない場合にのみ、最終係数位置に零係数を挿入して出力するようにしており、 有効係数として挿入する零係数はスキャン順序で最終係数が存在しない場合のみ であるため、出力される有効係数はMPEG2方式でのIDCTミスマッチコン トロール処理に必要な最小限の個数となる。

[0049]

しかも、逆量子化部103からの出力のうち最終係数位置のスキャンアドレス情報(altscan)がブロック終了情報を示すため、逆量子化部103からブロック終了情報を特別にFIFOメモリ部104に出力する必要がなく、FIFOメモリ部104に書き込むデータの個数、すなわちFIFOメモリ部104の記憶容量を必要最小限に止めることができる。

[0050]

さらに、零ラン再生出力処理部105においては、ブロックバッファ107内の1ブロック分のデータを予め零に書き換えてから有効係数のみを上書きするのではなく、スキャンアドレスカウンタ310の出力値とFIFOメモリ部104から受け取るスキャンアドレス情報(scanadr)との不一致により零係数を生成するため、ブロックバッファ107への書き込み回数が必要最小限で済み、ブロックバッファ107にポート数の少ないメモリを使用することが可能となる。

[0051]

(第2の実施形態)

図4に、本発明の第2の実施形態に係る圧縮画像データ復号装置の構成を示している。本実施形態は、イントラブロックのDC成分の再生にDPCM(差分PCM符号化)の復号が必要な場合に適する例である。図1と同一の部分に同一符号を付して説明すると、本実施形態では図1に示した第1の実施形態の構成にイントラDC再生部113が追加されている。

[0052]

このイントラDC再生部113は、逆量子化部103での逆量子化処理と並行してイントラブロックのDCT係数のDC成分の再生を行い、その結果を逆量子化部103からの逆量子化結果と共にFIFOメモリ部104に出力する。このような構成とすることにより、DC成分の再生による逆量子化部103の処理遅

延の増加を回避することができるという利点がある。

- [0053]

(第3の実施形態)

図5は、本発明の第3の実施形態に係る圧縮画像データ復号装置の構成を示す 図である。本実施形態は、特に高精細ディジタルTV放送信号の圧縮画像データ の復号に適した構成であり、二組の伸張処理部120a, 120bと二組のパラ メータ抽出部110a, 110bを有する。

[0054]

伸張処理部120a, 120bは、それぞれ図1に示した可変長復号部102、逆量子化部103、FIFOメモリ部104及び零ラン再生出力処理部105(零ラン再生部106及びブロックバッファ107)を含んで構成され、場合によっては図4に示したイントラDC再生部113をさらに含んでいてもよい。

[0055]

これらの伸張処理部120a,120bは、一つの圧縮画像データ(符号化ビットストリーム)をスライス単位またはピクチャ単位で2分割したデータが入力端子101a,101bを介してそれぞれ入力されることにより、第1、第2の実施形態と同様に零ラン再生出力処理部105における零ラン再生部106の出力速度の2倍で係数メモリであるブロックバッファ107からDCT係数を出力する。

[0056]

一方、伸張処理部120a, 120bにそれぞれ対応して設けられたパラメータ抽出部110a, 110bは、伸張処理部120a, 120b内の可変長復号部102が1マクロブロック分の復号処理を完了する毎に、そのマクロブロックに関するパラメータを動き補償部111に出力する。

[0057]

伸張処理部120a, 120bからブロック毎に交互に出力されるDCT係数は逆離散コサイン変換部109により逆離散コサイン変換された後、動き補償部111に入力される。なお、逆離散コサイン変換部109がDCT係数を受け取る予定の伸張処理部120a, 120bからDCT係数が出力されない場合は、

逆離散コサイン変換部109は出力開始がより早く可能となった方の伸張処理部からDCT係数を受け取って逆離散コサイン変換を行う。また、動き補償部11 1が逆離散コサイン変換結果の受け取りを許可しない場合は、逆離散コサイン変換部109は受け取りが許可されたとき直ちにブロック単位で出力可能な状態で停止する。

[0058]

動き補償部111は、二つのパラメータ抽出部110a, 110bからマクロブロック毎にマクロブロックパラメータを受け取り、マクロブロック毎に交互にマクロブロックパラメータを選択して、逆離散コサイン変換部109からの逆離散コサイン変換結果に対してマクロブロックパラメータに応じた動き補償処理(参照画像信号を用いた予測信号の生成処理)を行い、1マクロブロック分の予測信号用メモリに一時記憶する。

[0059]

また、動き補償部111はパラメータ抽出部110a, 110bのいずれから もマクロブロックパラメータの受け取りが完了していない場合は、逆離散コサイン変換部109からの逆離散コサイン変換結果のうち、先にマクロブロックパラ メータの受け取りが完了した方について動き補償処理を行う。

[0060]

そして、動き補償部111は2マクロブロック分以上の逆離散コサイン変換結果を記憶可能なIDCT用メモリを有し、輝度信号または色差信号の逆離散コサイン変換結果が揃う毎に、その逆離散コサイン変換結果と予測信号用メモリに一次記憶された予測信号を加算して、フレームメモリ112に出力する。

[0061]

フレームメモリ112は、復号再生された複数の画面の画像信号を記憶するメモリであり、動き補償部111で使用する参照画像信号を一次記憶すると共に、符号化画面順序で復号再生した画像信号を表示画面順序で読み出されることにより出力端子113へ出力する。

[0062]

このように本実施形態によると、高速化が困難な可変長復号部、逆量子化部、

零ラン再生部をそれぞれ含む二つの伸張処理部120a,120bを設け、高速化が容易な逆離散コサイン変換部109及び動き補償部111についてはそれぞれ一つだけ設けることによって、より小規模な構成で高精細ディジタルTV放送信号の圧縮画像データのような高速の圧縮画像データ復号処理を実現することが可能となる。

[0063]

また、本実施形態によると逆離散コサイン変換部109が二つの伸張処理部120a,120bから出力されるDCT係数をブロック単位で切り替えて逆離散コサイン変換処理を行い、直接出力するため、逆離散コサイン変換部109での処理遅延も小さく、単純な回路構成とすることができる。

[0064]

【発明の効果】

以上説明したように、本発明によれば可変長復号処理部と零ラン再生出力処理部との間に、複数のブロックに含まれる非零係数を記憶可能なFIFOメモリ部を介在させることにより、可変長復号処理の処理効率を効果的に高めることができ、零ラン再生以降の処理の高速化を不要として、回路規模の縮小と低消費電力化を図りつつ符号化レートの高い圧縮画像データの復号処理が可能な圧縮画像データ復号処理装置を提供することができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施形態に係る圧縮画像データ復号装置の構成を示すブロック図
- 【図2】同実施形態における逆量子化処理部内のスキャンアドレス生成回路 の具体的な構成を示す回路図
- 【図3】同実施形態における零ラン再生出力処理部の具体的な構成を示す回 路図
- 【図4】本発明の第2の実施形態に係る圧縮画像データ復号装置の構成を示すブロック図
- 【図5】本発明の第3の実施形態に係る圧縮画像データ復号装置の構成を示すブロック図

特2000-300433


【符号の説明】

- 101…圧縮画像データ(符号化ビットストリーム)入力端子
- 102…可変長復号部
- 103…逆量子化部
- 104…FIFOメモリ部
- 105…零ラン再生出力処理部
- 106…零ラン再生部
- 107…ブロックバッファ(DCT係数記憶部)
- 108…逆離散コサイン変換部
- 109…動き補償部
- 110, 110a, 110b…パラメータ抽出部
- 111…フレームメモリ
- 112…復号画像信号出力端子
- 113…イントラDC再生部
- 120a, 120b…伸張処理部


【書類名】

図面


【図1】




· 【図2】




. 【図3】



· 【図4】



. 【図5】



【書類名】

要約書

【要約】

【課題】零ラン再生以降の処理の高速化を不要として、回路規模の縮小と低消費 電力化を図りつつ符号化レートの高い圧縮画像データの復号処理を可能とする。

【解決手段】入力端子101への圧縮画像データに含まれる可変長符号を可変長復号部102及び逆量子化部103で処理して生成した零ランレングス及び非零係数を1マクロブロックブロックに含まれる非零係数を記憶可能なFIFOメモリ部104を介して零ラン再生出力処理部105に入力することにより、零ランレングスに応じた数の零係数を生成して各ブロック毎に逆量子化結果に含まれる非零係数及び零係数を所定の順序で出力し、この零ラン再生後のDCT係数を逆離散コサイン変換部108で逆離散コサイン変換して動き補償部109で動き補償を行い、復号再生された画像信号をフレームメモリ111を通して出力する。

【選択図】 図1

出願人履歴情報

識別番号

[0.00003078]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 神奈川県川崎市幸区堀川町72番地

氏 名 株式会社東芝